Eksamid

Eksamiküsimused

Teemad on orienteeruvad ja võivad veel muutuda...

1. VHDL

1. Kirjeldustasemed - käitumine, andmevoog ja struktuur. Baasandmetüübid, -objektid ja eeldefineeritud tehted.
2. Konstruktsioonielemendid: olem ja arhitektuur; nende sidumine. Väratid, deklareerimine, sidumine.
3. Konstruktsioonielemendid: alamprogrammid, paketid ja teegid; nende kasutamine.
4. Konstruktsioonielemendid: protsess, selle peatamine ja aktiveerimine.
5. Signaali väärtustamine, signaaliajurid ja viited. Erinevus muutujatest. Lahendatud signaalid.
6. Järjestikulise käitumise juhtimise vahendid, kinnituslause (assert) ja protseduuride kasutamine.
7. Paralleelse käitumise juhtimise vahendid (samaaegne signaalide omistamine, protsessid, laused ja kinnitamine).
8. Regulaarsete struktuuride genereerimine, üldistatud parameetrid (generic), konfiguratsioonide kasutamine.

2. Teised riistvara kirjelduskeeled

1. Riistvara kirjelduskeelt loomise vajadused ja põhjendused; erinevad süsteemide ja riistvara kirjeldamiskeeled.
2. Diskreetsete süsteemide simuleerimine. Erinevad simulatsioonimehhanismid (ühik-, null- ja deltaviide).
3. Verilog kirjelduskeel - käitumuslik, struktuurne ja segakirjeldus. Erinevused VHDL-st.
4. Verilog kirjelduskeel - andmetüübid, simulatsioonimehhanism ja hierarhia. Erinevused VHDL-st.
5. SystemC kirjelduskeel - käitumuslik, struktuurne ja segakirjeldus. Erinevused VHDL-st.
6. SystemC kirjelduskeel - andmetüübid, simulatsioonimehhanism ja hierarhia. Erinevused VHDL-st.
7. Koos-simuleerimine - riist- ja tarkvara koos-simuleerimine, erinevate keelte koos-simuleerimine.
8. Pidevate süsteemide simuleerimine (SPICE, VHDL-AMS). Digitaali ja analoogi koos-simuleerimine.

3. Süntees

1. Diskreetse süsteemide projekteerimis-etapid, abstraktsioonitasemed.
2. Suurte projektide haldamine riistvara kirjelduskeelte vahenditega. Testpinkide kirjeldamise metoodika.
3. Sünteesitav riistvara kirjelduskeel (VHDL, Verilog) - vajadus, kitsendused, alamhulk, jne.
4. Füüsikalise, loogilise ja register-siirete taseme sünteesid.
5. Kõrgtasemesüntees, sünteesietapid ja metoodika.
6. Planeerimine kõrgtaseme sünteesis.
7. Hõivamine ja omistamine kõrgtaseme sünteesis.
8. Koodi-teisendused süsteemi- ja algoritmitasemel; nende mõju tark- ja riistvaralistele realisatsioonidele.

Vajadusel - laborite tulemused

Liftikontrolleri(te) ja protsessori arhitektuuri(de) ja koodeerimis-stiili(de) põhjendamine; FIR-filtri struktuuri põhjendamine.

 Viimati muudetud 13.01.2015